高速数据采集与处理系统分析 本文关键词：数据采集，系统分析
高速数据采集与处理系统分析 本文简介：摘要：针对现有单片机的数据处理速率较低不利于高速数据采集与处理的问题，文中研究并设计基于单片机控制的高速数据采集与处理系统。在数据采集方面，使用A/D高速采样芯片实现高速数据采集。为满足高速数据处理与存储的需要，文中使用PC终端的IDE接口硬盘作为系统的存储装置。另外，为协调数据采集与数据处理过程，
高速数据采集与处理系统分析 本文内容：
摘要：针对现有单片机的数据处理速率较低不利于高速数据采集与处理的问题，文中研究并设计基于单片机控制的高速数据采集与处理系统。在数据采集方面，使用A/D高速采样芯片实现高速数据采集。为满足高速数据处理与存储的需要，文中使用PC终端的IDE接口硬盘作为系统的存储装置。另外，为协调数据采集与数据处理过程，使用单片机核心控制模块控制高速双口ＲAM实现高速数据缓存排队，从而实现数据从A/D采样芯片到IDE硬盘的高速无损传输。该高速数据采集与处理系统在数据采集、处理方面更加集成化，具有较高的工程应用价值。
关键词：单片机;数据采集;数据处理;数据缓存
近年来，随着计算机通信业务的迅速发展，对高速数据采集与处理系统的需求越来越迫切［1－3］。单片机由于可以结合DSP系统、FPGA系统等进行拓展［4－5］，软硬件开发与维护均比较简单，因此得到广泛的研究。在采集与处理数据时，单片机执行操作需要时间间隔。当数据采样率较高时，单片机的处理速度达不到要求。在此基础上，将单片机、高速A/D采样芯片和大容量存储硬盘相结合，可在一定程度上提高单片机的数据采集与处理能力［6－7］。但由于数据高采样率的要求，在单片机指令等待期间，数据需要在存储硬盘中缓存排队。因此，存储硬盘的大小在较大程度上决定单片机高速数据采集与处理的性能［7－8］。另外，配置高速率、大容量的存储设备对于系统的成本也有较大提升，严重的限制了系统的实用性［9－10］。针对单片机高速数据采集与处理的需求，本文在传统单片机控制的基础上，利用A/D采样芯片实现高速率的数据采集。采用高速双口ＲAM实现A/D采样芯片与IDE接口的存储硬盘的数据传输，可有效利用PC端硬盘进行存储，实现高速数据采集与处理。
1系统工作原理
在基于单片机控制的数据采集与处理系统中，由于数据采集速率较快，采用单片机进行数据处理的效率将无法满足要求，需要设计其他补充电路使A/D数据采集与存储自动完成。在A/D采样后，利用单片机对采集的数据进行处理。最后，继续对数据进行采样，即数据采集与数据处理是交替进行的。采用交替不连续的数据采集与处理方法可有效满足高速率数据采样与处理的要求，实现高速异步处理。本文所设计的高速数据采集与处理系统的工作原理，如图1所示。在每个数据采集周期开始后，单片机数据采集程序启动，向地址发生器与A/D转换器发布指令。地址发射器在接收指令后生成地址信号，并将生成的地址信号传输给地址选择器，最终在存储终端存储。同时，A/D转换器也将采集的数据传输到存储终端进行保存。在数据采集周期结束后，由地址信号触发中断程序，使单片机采集程序中断，从而执行数据处理程序。
2数据采集与存储模块架构
数据采集与处理是周期性的交换执行，而周期的大小与一次性数据处理的大小有关，而数据处理的速率主要与系统所能储存的数据量大小有关。在本文所设计的系统中，为实现对高速率大容量的采样数据进行存储，需要借助PC系统的硬盘。PC系统的硬盘与单片机之间的数据传输，对数据存储、处理的速度至关重要。IDE硬盘由于容量大、接口智能化程度高，且适合使用单片机进行控制。因此，本文采用IDE硬盘进行数据存储。以发挥硬盘的优势，提高系统对于高速数据的存储及处理能力。在A/D芯片进行高速率数据采样后，需要将采样后的数据传输至IDE硬盘中进行存储。为实现A/D芯片与IDE接口硬盘之间的无损高速数据传输问题，本文利用高速双口ＲAM进行数据缓存。根据需要将缓存的数据输出，从而实现无间断的高速数据传输。基于单片机控制的高速数据采集与存储模块的原理架构，如图2所示。其中，地址发生逻辑控制器、高速双口ＲAM模块与IDE硬盘、单片机需要进行双向数据交互，高速双口ＲAM模块在A/D芯片与IDE接口硬盘之间起数据中转缓存的作用。经过预处理的高频信号源输入到前端调理电路，以进行噪声抑制、信号放大等预处理，并经A/D转换模块将模拟信号转化为数字信号。高速A/D转换模块与地址发生逻辑控制器进行交互，根据地址逻辑控制，将数据缓存到高速双口ＲAM模块。高速双口ＲAM、地址发生逻辑控制器和单片机进行交互，以协调数据缓存与IDE数据存储的写入速率。在整个系统中单片机起核心控制作用，各个模块的数据传输、交互与写入均需单片机进行控制，从而实现整个系统的高速数据传输。
3系统硬件结构组成
基于单片机控制的高速数据采集与处理系统的硬件结构，如图3所示。主要包括单片机核心控制模块、A/D转换芯片模块、地址选择器、地址发生器、存储器等部分。系统利用时钟信号进行计时并周期性激发A/D转换器和地址发生器，对所采集的信号进行模数转换并生成地址信号。(1)单片机核心控制模块。本文所采用的单片机型号为89C51单片机，包括输入INTO，P0，P1．0～P1．3，ALE等触脚。单片机主要控制整个系统的数据采集与处理的速率、间隔，并调用系统其他模块的功能程序;(2)地址发生器。其作用主要是根据单片机的指令产生16位的地址信息。地址发生器是由4片4位二进制计数器级联而成，采用边缘触发方式同步工作，计数器型号采用74LS161，计数频率为25MHz;(3)地址选择器。主要选取地址发生器和单片机传输的地址信号。地址选择器与4片4位2输入数据选择器级联而成，主要根据输入选择端A/B的状态进行地址选取，以确定数据存储器的存储地址连接方式;(4)数据存储器。采用64kB存储空间，对外接口包括A0～A15、D0～D7两组。其中，A0～A15的16位数据线与地址选择器连接，根据地址选择器选择的16位地址信息进行连接。D0～D7等8位数据线分别与单片机的P0接口和A/D转换器连接，用于传输数据。(5)A/D转换器。采用8位高速模数转换器，采样信号在Ain端输入。A/D转换器根据CLK时钟信号触发周期性对输入的采样信号进行模数转换，采样速率可达20Mbit·s－1。
4系统工作流程
4．1数据采集过程
利用单片机控制完成高速数据采集，考虑到数据存储器容量，一个周期采集64kB的数据量。在数据采集过程中，需要将地址发生器、地址选择器、数据存储器和A/D转换器均处于工作状态。基于单片机控制的高速数据采集流程，如图4所示。图4高速数据采集流程Figure4．High－speeddataacquisitionprocess(1)将地址发生器中的地址清零，中断其与其他元件的连接。将地址发生器的结果输入到地址选择器之中;(2)将单片机中的P1．3触脚加高电平，以触发时钟信号。时钟信号作为输入控制地址发生器与A/D转换器，从而启动数据采集阶段;(3)当数据采集完成时，地址发生器中的计数器达到最高状态，此时将地址发生器的TC端置于高电平，并将此高电平输出反馈给单片机输入端。从而触发单片机中断程序，停止数据采集过程。
4．2数据处理与存储
本文所采用IDE接口的硬盘进行数据存储和处理。考虑到控制的容易程度，本文采用PIO模式进行数据传输，利用编程控制输入、输出进行快速传输。高速数据处理与存储流程，如图5所示(1)对数据进行扇区化封装，以扇区为单位进行传输。利用中断请求的方式进行批量数据传输，每完成一个扇区单元的数据交换，便产生一次中断;(2)使用单片机控制IDE硬盘，对硬盘进行初始化，并发布相应的读写命令，控制数据经过双口ＲAM向IDE硬盘传输;(3)利用寄存器的读写完成IDE硬盘的输入和输出操作，PC终端采用INSW指令与OUTSW指令实现数据的读写操作。
4．3系统稳定性测试
为验证所设计系统的传输速率与系统稳定性，本文在不同数据采集周期性测试误码率，具体如表1所示。当数据采集与处理速度越快，即数据采集周期越短时，系统误码率越高。当数据采集周期为1ms时，误码率达到2．1%，仍满足使用需求。由此说明，本文所设计系统在高速数据采集与处理时具有较高的稳定性。
5结束语
针对单片机高速数据采集、处理的实际需要及现有系统数据处理速率不满足要求等问题，本文在现有研究基础上设计一种基于单片机控制的高速数据采集、处理系统。系统利用A/D高速采样芯片实现数据采集，使用PC终端的IDE接口硬盘进行处理存储。为实现数据采集与数据存储模块的高速无损传输，本文使用高速双口ＲAM实现数据缓存处理，所设计的系统可满足高速数据采集与处理的需要。
作者：王纪伟 单位：江苏省盐城技师学院
高速数据采集与处理系统分析 来源：网络整理
免责声明：本文仅限学习分享，如产生版权问题，请联系我们及时删除。
